
`timescale 1ns / 1ps

module micro_mem(
	i_addr,
	o_data
);

parameter DATA_WIDTH = 16;
parameter ADDR_WIDTH = 12;
parameter MEM_SIZE	 = 4096;

input [ADDR_WIDTH-1:0] i_addr;
output [DATA_WIDTH-1:0] o_data;

reg [DATA_WIDTH-1:0] mem [0:MEM_SIZE-1];

assign o_data = mem[ i_addr ];

endmodule
